Telset.id – Intel mengungkap detail teknis prosesor entry-level Wildcat Lake pada ajang Hot Chips 2026. Yang menarik, chip ini menjadi produk pertama yang memanfaatkan standar Universal Chiplet Interconnect Express (UCIe) secara penuh untuk menekan biaya produksi, sebuah keputusan yang memungkinkan prosesor ini eksis di pasar dengan harga terjangkau.
Lance Hacking, lead engineer Wildcat Lake, memaparkan bahwa Intel dihadapkan pada pilihan antara desain monolitik atau Multi-Chip Package (MCP) murah. Teknologi Foveros untuk advanced packaging dinilai terlalu mahal untuk kelas ini. Keputusan memakai UCIe pun membentuk Wildcat Lake yang kita lihat sekarang, termasuk berbagai pemangkasan komponen untuk mengakomodasi jalur komunikasi antar chiplet.
Integrasi UCIe dan Pemangkasan Die
Wildcat Lake berbeda dari pendekatan N-1 yang umum dipakai pada chip budget. Alih-alih memakai IP lama, Intel justru menerapkan teknologi node 18A terbaru pada komputasi dan ISMC N6 untuk I/O die. Dengan UCIe, interkoneksi Wildcat Lake 70% lebih besar dibanding Panther Lake, namun Intel menilai keputusan ini tetap efisien dari sisi biaya.
Konsumsi daya menjadi perhatian utama. UCIe die-to-die bersifat packetized, yang memicu tantangan desain pada display. Intel membangun buffer khusus untuk menahan panel refresh saat sistem idle, mengatasi masalah daya terbesar pada sistem tanpa panel self-refresh.
Untuk mengimbangi luas die yang membesar, Intel memangkas banyak hal. Pada compute die, empat Xe cores dikurangi jadi dua, NPU dari tiga tile menjadi satu tile, dan bus memori diturunkan ke 64-bit. Display engine juga dipangkas, dari empat pipeline menjadi tiga dengan HBR3. Hasilnya, Intel mengklaim berhasil menghemat 38% ruang die pada compute die.
Pada I/O die, Intel menghemat 15% area dengan menghapus camera PHY, mengurangi dukungan PCIe dan USB, serta mengecilkan audio engine. Kamera dihilangkan sepenuhnya, sehingga OEM harus mengintegrasikan kontroler sendiri. UCIe 3.0 mampu mentransfer data hingga 64 GT/s, namun Intel membatasi di 8 GT/s pada Wildcat Lake untuk mengurangi bit-error dan menghilangkan sistem koreksi.
Strategi Penghematan Biaya
Penghapusan base die menjadi faktor utama penghematan biaya, baik dari material mentah maupun peningkatan yield tanpa advanced packaging. Intel juga mempertimbangkan total bill of materials untuk OEM, termasuk integrasi Wi-Fi 7 dan USB PD controller.
Penghematan signifikan datang dari penggunaan bus memori lebih ramping dan PCB 6-layer, bukan 8-layer. Intel juga meluncurkan inisiatif Project Firefly untuk memanfaatkan supply chain laptop murah. Menariknya, Intel justru menambah biaya pada dedicated power rail untuk LPE cluster, yang disebut “low-power island”, karena setiap SKU hanya punya satu atau dua P-core.
Dengan semua strategi ini, Intel berhasil menempatkan Wildcat Lake sebagai prosesor budget berbasis node terbaru, berbeda dari kompetitor MacBook Neo dan Snapdragon C yang memakai desain N-1. Inovasi ini membuat Wildcat Lake meraih penghargaan inovasi Tom’s Hardware 2026.
Baca Juga:
Selain Wildcat Lake, Intel juga membeberkan detail arsitektur akselerator AI Crescent Island di acara yang sama. Chip ini ditenagai arsitektur Xe3P dan dirancang untuk mengisi ceruk pasar inferensi dengan daya rendah, berbeda dari GPU Nvidia Rubin dan AMD MI455X yang bertenaga besar.
Crescent Island adalah kartu PCIe berpendingin udara dengan TDP 350W dan memori LPDDR5X hingga 480 GB. Chip ini dibangun dari empat slice Xe3P, masing-masing berisi delapan Xe Cores, total 32 Xe Cores. Setiap Xe Core punya delapan Xe Vector Engines dan delapan XMX matrix accelerators.
Arsitektur Xe3P membawa peningkatan signifikan pada cache. Setiap Xe Core kini memiliki 1MB general-purpose register file space, dua kali lipat dari Battlemage, plus 512KB L1 cache atau shared local memory. Chip ini juga punya 32MB shared L2 cache. XMX systolic engine-nya 16-deep, mampu memproses matriks dalam porsi lebih besar.
Crescent Island mendukung berbagai tipe data, dari FP4 dengan microscaling (MXFP4) hingga double-precision full-rate. Setiap Xe Core juga mendukung fungsi transendental sigmoid dan tanh, penting untuk operasi inferensi AI seperti softmax. Meski punya media codec block, chip ini menghilangkan RT cores untuk menghemat area die.
Intel menyebut Crescent Island dioptimalkan untuk workload compute-bound seperti prefill dan KV cache construction. Kombinasi dengan speculative decoding menjadi target utama, seiring meningkatnya model mixture-of-experts. Kemitraan dengan SambaNova disebut punya sinergi, karena produk SN50 juga dirancang untuk sistem berpendingin udara daya rendah.
Intel menjanjikan peluncuran Crescent Island pada paruh kedua 2026. Namun, perusahaan belum mengungkap angka FLOPS teoritis atau bandwidth memori. Keputusan arsitektur yang diambil sejauh ini dinilai masuk akal untuk membangun kembali ambisi AI Intel setelah serangkaian kegagalan produk.
Komentar
Belum ada komentar.