Telset.id – TSMC akhirnya mengonfirmasi rencana penggunaan mesin lithografi High-NA EUV untuk produksi massal (high-volume manufacturing) yang dimulai pada 2030. Keputusan ini menjadi perubahan signifikan bagi raksasa semikonduktor Taiwan tersebut, yang selama bertahun-tahun menghindari komentar publik mengenai adopsi teknologi litografi dengan optik numerical aperture 0.55 ini.
Selama ini, para pengembang TSMC dinilai memiliki strategi untuk terus memajukan proses teknologi tanpa harus bergantung pada pemindai EUV seharga US$400 juta tersebut. Namun, keterbatasan teknologi Low-NA EUV pada akhirnya memaksa TSMC untuk mengambil langkah besar ini. Konfirmasi tersebut diumumkan pekan ini dan menjadi sorotan utama dalam industri manufaktur chip global.
Keputusan TSMC untuk beralih ke High-NA EUV juga bertepatan dengan perkembangan di lini produksi mereka. Sebelumnya, TSMC Konfirmasi Pakai High-NA EUV Mulai 2030 menjadi kabar yang dinanti pelaku industri, terutama karena perusahaan ini merupakan pemasok utama chip untuk berbagai raksasa teknologi dunia.
Rencana Adopsi High-NA EUV TSMC
TSMC tidak secara resmi mengungkapkan teknologi fabrikasi mana yang akan menjadi yang pertama mengadopsi High-NA EUV. Namun, target tahun 2030 mengarah pada beberapa kandidat kuat. Yang pasti, TSMC menyatakan bahwa jumlah lapisan yang diproses menggunakan High-NA EUV diperkirakan akan terus meningkat seiring dengan semakin kompleksnya teknologi fabrikasi mereka.
Kompleksitas tersebut didorong oleh meningkatnya kerumitan arsitektur transistor, yang kemungkinan mengindikasikan implementasi transistor gate-all-around (GAA) yang lebih canggih serta complementary field-effect transistors (CFETs) di kemudian hari. Artinya, TSMC sedang mempersiapkan fondasi untuk generasi transistor yang jauh lebih maju dari yang ada saat ini.
Strategi TSMC dimulai dengan penggunaan photomask konvensional 6×6 inci pada 2030. Setahun kemudian, tepatnya 2031, perusahaan berencana membangun jalur percontohan (pilot line) yang menggunakan photomask 6×12 inci. Target akhirnya adalah membawa sistem litografi High-NA 6×12 inci ke dalam produksi node canggih pada 2033.
Perubahan ukuran photomask ini bukanlah perkara sepele. Diperlukan perubahan menyeluruh mulai dari perangkat lunak EDA hingga alat yang memproduksi dan menulis mask, serta sistem yang menanganinya. Dengan kata lain, seluruh industri harus bekerja sama untuk mewujudkan transisi ini.
ASML sendiri menyambut positif dukungan untuk transisi photomask 6×12 inci ini. Selain didukung Intel dan TSMC, Samsung juga disebut-sebut berada di belakang inisiatif tersebut. Dukungan luas dari tiga pemain utama industri semikonduktor ini menjadi sinyal kuat bahwa perubahan besar sedang berlangsung.
Baca Juga:
Perbedaan Resolusi dan Tantangan Produksi
Keunggulan utama High-NA EUV terletak pada kemampuannya mencapai resolusi 8nm single-exposure, jauh lebih baik dibandingkan resolusi 13nm single-exposure yang ditawarkan sistem Low-NA EUV saat ini. Peningkatan resolusi ini menjadi kunci untuk terus mengecilkan ukuran transistor dan meningkatkan kepadatan chip.
Namun, ada tantangan yang harus dihadapi. Ketika digunakan dengan photomask konvensional 6×6 inci, pemindai High-NA EUV hanya memiliki setengah bidang eksposur dibandingkan rekan Low-NA mereka. Kondisi ini menciptakan tantangan tersendiri untuk memproduksi die yang sangat besar.
Konsekuensinya, produsen chip yang membangun akselerator AI masif harus memilih antara menyatukan beberapa bidang eksposur (stitching) atau mengadopsi desain multi-chiplet. Kedua pendekatan ini memiliki tantangan masing-masing, termasuk produktivitas alat dan konsumsi daya yang lebih tinggi.
Untuk mengatasi keterbatasan photomask 6×6 inci inilah TSMC bekerja sama dengan ASML dalam mempersiapkan transisi ke photomask 6×12 inci. Kolaborasi ini diharapkan dapat membuka jalan bagi produksi chip yang lebih besar dan lebih efisien di masa depan.
Christophe Fouquet, presiden & CEO ASML, menyatakan optimismenya terhadap adopsi High-NA EUV yang meningkat secara progresif sepanjang peta jalan penskalaan perangkat. Ia menekankan bahwa penggunaan mask 6 inci akan menjadi langkah awal yang kemudian didukung oleh mask 12 inci untuk produktivitas scanner yang lebih besar.
“Kami senang dengan dukungan awal yang kuat dari produsen semikonduktor, pemasok mask, dan mitra untuk inisiatif ini,” ujar Fouquet. Pernyataan ini menegaskan bahwa transisi menuju High-NA EUV bukan hanya kepentingan satu perusahaan, melainkan gerakan kolektif industri.
Kandidat Teknologi Pertama Pengguna High-NA EUV
Pertanyaan terbesar yang menyelimuti rencana TSMC adalah teknologi proses mana yang akan menjadi yang pertama menggunakan sistem High-NA EUV. Berdasarkan peta jalan TSMC yang telah diketahui publik, node A10 atau A11 (kelas 1/1.1nm) muncul sebagai kandidat terkuat untuk menggunakan pemindai High-NA EUV pada lapisan paling kritis.
Strategi terbaru TSMC memisahkan peta jalan mereka menjadi dua kategori: node berorientasi klien tahunan (N2, N2P, N2X, A14, A13) dan node performa tinggi yang muncul sekitar dua tahun sekali (A16 pada 2027, kemudian A12 pada 2029). Perusahaan telah mengonfirmasi bahwa A12 dan A13 yang dijadwalkan hadir pada 2029 akan terus mengandalkan litografi EUV konvensional.
Karena A13 merupakan penyusutan optik dari A14 yang hanya meningkatkan kepadatan transistor sebesar 6%, penerusnya pada 2030 kemungkinan besar harus memberikan peningkatan yang jauh lebih substansial. Dengan demikian, wajar untuk mengharapkan penerus A13 — apakah akan disebut A11 atau A10 — mengadopsi litografi yang lebih canggih dan/atau transistor nanosheet GAA generasi ketiga dari TSMC.
Ini berarti kepadatan transistor yang jauh lebih tinggi serta peningkatan performa dan daya yang bermakna dibandingkan pendahulunya. Namun perlu dicatat, analisis ini masih bersifat spekulatif karena TSMC belum memberikan konfirmasi resmi mengenai penamaan maupun spesifikasi teknis node tersebut.
Keputusan TSMC untuk mengadopsi High-NA EUV juga berdampak pada ekosistem semikonduktor yang lebih luas. Tensor G6 Batal Pakai Proses 2nm TSMC menjadi salah satu contoh bagaimana perubahan strategi proses manufaktur memengaruhi keputusan desain chip di tingkat hilir.
Sementara itu, dinamika industri yang terus berubah juga memengaruhi rantai pasokan TSMC. Harga RAM DDR5 Melonjak 448% dan keputusan TSMC untuk menaikkan harga chip menunjukkan tekanan ekonomi yang dihadapi industri semikonduktor secara keseluruhan.
Adopsi High-NA EUV pada 2030 menjadi bagian dari strategi jangka panjang TSMC untuk mempertahankan kepemimpinan teknologi mereka. Dengan resolusi yang lebih tinggi dan dukungan industri yang luas, teknologi ini diproyeksikan menjadi tulang punggung produksi chip generasi mendatang.
Keberhasilan transisi ke photomask 6×12 inci akan menjadi faktor kunci yang menentukan seberapa cepat industri dapat memproduksi akselerator AI dan prosesor canggih dengan lebih efisien. Dukungan dari Intel, Samsung, dan ASML menunjukkan bahwa arah ini telah disepakati sebagai masa depan litografi semikonduktor.
Bagi konsumen, dampak dari adopsi High-NA EUV ini akan terasa dalam beberapa tahun ke depan melalui kehadiran perangkat yang lebih kecil, lebih cepat, dan lebih hemat energi. Namun, manfaat tersebut baru akan benar-benar terwujud setelah seluruh rantai pasokan industri semikonduktor berhasil melakukan transisi besar-besaran ini.
Komentar
Belum ada komentar.