Intel Cetak Sejarah: Satu Juta Wafer High-NA EUV Berhasil Diproses

Telset.id – Intel mengumumkan telah memproses lebih dari satu juta wafer 300-mm menggunakan mesin litografi High-NA EUV buatan ASML. Pencapaian ini diraih kurang dari dua setengah tahun setelah mesin pertama dirakit, menjadikan Intel sebagai perusahaan pertama di industri yang mencapai tonggak sejarah ini.

Jumlah satu juta wafer tersebut mencakup wafer yang diproses selama instalasi dan sertifikasi alat, riset dan pengembangan (R&D), serta produksi. Sebelumnya, pada awal tahun ini, Intel telah mensertifikasi penggunaan mesin High-NA EUV untuk proses teknologi 18A, yang saat ini digunakan untuk memproduksi sebagian prosesor Panther Lake.

Intel saat ini mengoperasikan dua mesin ASML Twinscan EXE:5000 dan setidaknya satu pemindai EXE:5200B. Pada akhir Februari 2025, Intel tercatat baru memproses sekitar 30.000 wafer menggunakan alat High-NA EUV-nya. Lonjakan dari 30.000 wafer pada Februari 2025 menjadi lebih dari satu juta wafer pada September 2026 menunjukkan peningkatan utilisasi High-NA yang sangat besar.

Ekspansi armada Intel dari dua sistem EXE:5000 menjadi tiga, termasuk penambahan EXE:5200B yang jauh lebih cepat, menjadi faktor kunci di balik pencapaian ini. Tonggak satu juta wafer ini merupakan bukti kematangan armada dan proses yang pertama kali diraih Intel di industri semikonduktor.

Dominasi Intel dalam Utilisasi High-NA EUV

Pencapaian Intel menjadi semakin signifikan jika dibandingkan dengan industri secara keseluruhan. ASML mengumumkan pada April lalu bahwa seluruh pemindai High-NA EUV yang telah dikirim hingga saat itu baru memproses lebih dari 500.000 wafer, dengan tingkat ketersediaan di atas 80%. Artinya, Intel kini telah memproses lebih banyak wafer menggunakan alat High-NA dibandingkan gabungan seluruh industri lainnya.

Keunggulan ini tidak terlepas dari keputusan Intel untuk mengadopsi teknologi High-NA EUV lebih awal dibandingkan pesaingnya. Dengan utilisasi yang jauh lebih tinggi, Intel memiliki pengalaman operasional yang lebih mendalam dalam mengoperasikan mesin litografi generasi terbaru ini.

Tantangan Stitching pada Litografi High-NA

Meskipun teknologi High-NA EUV menawarkan resolusi yang lebih tinggi, ada tantangan yang harus dihadapi. EUV konvensional dengan 0.33-NA memiliki perbesaran 4X di kedua arah, yang memungkinkan bidang eksposur 26×33 mm dengan photomask 6 inci tradisional. Namun, EUV 0.55-NA menggunakan perbesaran anamorfik 4X/8X, sehingga mask 6×6 yang sama hanya dapat menyediakan sekitar 26×16.5 mm pada wafer.

Akibatnya, die besar yang muat dalam bidang EUV konvensional 26×33 mm harus diekspos sebagai dua setengah bidang menggunakan High-NA EUV, sebuah proses yang disebut stitching. Meskipun stitching merupakan solusi jangka pendek yang dapat diterapkan, metode ini memiliki beberapa kelemahan signifikan.

Pertama, stitching sangat mengurangi throughput dari 175 wafer per jam menjadi 125 wafer per jam pada EXE:5200B. Kedua, desain chip harus memperhitungkan stitching dan harus dikembangkan dengan mempertimbangkan stitching, yang berarti kebebasan floor planning menjadi lebih terbatas. Ketiga, dua eksposur harus disejajarkan dengan sangat presisi agar fitur yang melintasi batas stitching dapat terhubung dengan benar.

Bahkan kesalahan perataan yang sangat kecil pun dapat mendistorsi garis dan via, atau memutus interkoneksi, yang berpotensi menciptakan cacat dan mengurangi hasil produksi. Ini akan menjadi masalah yang sangat mahal untuk die CPU dan GPU berukuran besar.

Upaya Transisi ke Photomask 6×12 Inci

Untuk menghindari penggunaan stitching, industri yang dipimpin oleh Intel berencana beralih ke mask 6×12 yang lebih besar, yang akan memungkinkan bidang penuh 26×33 mm dalam satu eksposur. Meskipun tampak mudah di atas kertas, membuat mask dua kali lebih panjang merupakan perubahan ekosistem yang sangat besar.

Perpindahan dari photomask 6×6 inci ke 6×12 inci akan membutuhkan perubahan substansial di seluruh ekosistem mask yang ada, termasuk mask blanks dan deposisi, etsa, inspeksi dan metrologi, pembersihan, pellicles, mask writers, dan sistem penanganan mask. Yang terpenting, pemindai High-NA EUV juga harus dimodifikasi atau didesain ulang untuk mengakomodasi mask yang lebih besar, yang akan menjadikan transisi ini sebagai upaya retooling besar-besaran di seluruh rantai pasokan semikonduktor.

Baik ASML maupun Intel belum mengonfirmasi apakah pemindai High-NA EUV yang ada atau yang direncanakan dapat dimodifikasi untuk menangani mask yang lebih besar. Semua pemindai High-NA EUV masa depan yang akan diluncurkan sebelum dan sesudah 2033 dirancang berdasarkan reticle 6×6 inci dan stitching, menurut peta jalan ASML.

Masih harus dilihat apakah industri akan beralih ke photomask 6×12 inci yang lebih besar. Namun, Intel tampaknya menjadi penginjil utama untuk mengubah standar mask yang telah mendefinisikan infrastruktur litografi proyeksi selama beberapa dekade.

Jika upaya ini membuahkan hasil, Intel kemungkinan akan memiliki keunggulan first-mover yang cukup besar dibandingkan rekan-rekan industrinya. Intel akan mendefinisikan dan menetapkan standar untuk industri litografi proyeksi selama beberapa dekade mendatang, sebuah keunggulan yang sulit untuk ditaksir terlalu tinggi. Perkembangan ini sejalan dengan komitmen Intel dalam mendorong adopsi teknologi manufaktur terkini, seperti yang juga terlihat pada upaya adopsi AI di berbagai sektor dan target armada robot yang digadang-gadang akan menjadi tren industri pada 2030.