Hybrid Bonding HBM4 Ditunda, TSMC dan Intel Tetap Percepat Adopsi

Telset.id – Industri semikonduktor mencatat perkembangan penting dalam teknologi hybrid bonding. Teknik penyambungan tembaga-ke-tembaga yang menggantikan solder microbumps dalam tumpukan chip 3D ini telah memasuki produksi volume tinggi pada chip logika, namun penggunaannya pada memori high-bandwidth (HBM) justru mengalami penundaan. Keputusan JEDEC untuk menaikkan batas tinggi tumpukan HBM membuat HBM4 tetap menggunakan teknologi microbump yang lebih sederhana dan murah, sementara TSMC dan Intel terus mempercepat adopsi hybrid bonding pada produk logika mereka.

Hybrid bonding bekerja dengan memoles dua die hingga rata, lalu menyambungkan pad tembaga dan dielektrik di sekitarnya secara langsung di bawah panas dan tekanan, tanpa solder bump di antaranya. Karena tidak ada bump yang bisa runtuh, koneksi dapat dipasang jauh lebih rapat. AMD mencatat sekitar 15 kali kepadatan interkoneksi dibandingkan penumpukan microbump 2.5D konvensional, dan angka yang dipresentasikan di simposium teknologi TSMC 2026 menunjukkan hybrid bonding face-to-face mencapai sekitar 14.000 sinyal per milimeter persegi, berbanding sekitar 1.500 untuk penumpukan face-to-back melalui-silicon-via.

Wafer-to-Wafer dan Die-to-Wafer

Microbump secara historis beroperasi pada pitch sekitar 40 mikron, menyempit menuju 10 mikron untuk memori terbaru. Hybrid bonding, sebaliknya, dimulai dari titik akhir microbump dan terus melakukan scaling: ujung tombaknya kini berada di 6 mikron, dengan generasi 4,5 dan 3 mikron dalam pengembangan serta pitch sub-mikron yang telah didemonstrasikan dalam riset. Setiap penurunan pitch melipatgandakan jumlah koneksi vertikal antara die yang ditumpuk, memungkinkan cache die atau compute tile berperilaku seolah-olah menjadi bagian dari chip, bukan komponen terpisah yang terhubung melintasi paket.

Metode ini terbagi menjadi dua pendekatan berbeda: wafer-to-wafer dan die-to-wafer. Bonding wafer-to-wafer menyambungkan dua wafer berpola penuh secara face-to-face dan memotongnya setelahnya, yang memungkinkan pitch paling rapat dan produksi tercepat karena penyelarasan terjadi sekali pada skala wafer. Imec dan EV Group mendemonstrasikan pitch wafer-to-wafer 200 nanometer dengan overlay pasca-bond di bawah 40 nanometer di ECTC pada bulan Mei. Kendalanya adalah kedua wafer harus membawa die berukuran identik, dan setiap die akan disambungkan, termasuk yang cacat, sehingga satu die buruk di salah satu wafer merusak pasangannya.

Sebaliknya, bonding die-to-wafer menempatkan die individual yang telah diuji sebelumnya ke atas wafer — yang dibutuhkan untuk tumpukan chiplet dan HBM — karena memungkinkan pemilihan known-good-die dan pencampuran ukuran die serta node proses yang berbeda. Ada penalti dalam hal throughput dengan die-to-wafer karena setiap die diambil, disejajarkan, dan ditempatkan secara berurutan, bukan dalam satu langkah skala wafer. Pitch die-to-wafer terbaik yang ditunjukkan di ECTC 2026, dari CEA-Leti, adalah 1 mikron, sekitar lima kali lebih longgar dari rekor wafer-to-wafer.

Karena die ditempatkan satu per satu, kecepatan mesin bonder menjadi batas jumlah chip yang dapat diproduksi. Applied Materials dan Besi menyebut sekitar 1.600 penempatan die per jam pada platform Kinex, dan bonder Chameo milik Besi dinilai sekitar 2.000 chip per jam, dengan generasi berikutnya menargetkan akurasi penempatan 50 nanometer untuk mencapai pitch yang lebih halus.

Hybrid bonding sulit dicapai karena dua permukaan harus hampir sempurna rata dan bersih. Dielektrik menahan kontak melalui gaya van der Waals, sehingga permukaan yang dipoles tidak boleh bervariasi lebih dari sekitar 0,2 nanometer, dan pad tembaga harus berada beberapa nanometer di bawahnya, cukup dekat sehingga mengembang saat bersentuhan ketika tumpukan dipanaskan hingga 200 hingga 300 derajat Celcius. Satu partikel berukuran lebih kecil dari satu mikron dapat menahan permukaan tetap terpisah dan meninggalkan celah yang membentang banyak pad sekaligus. Menjaga wafer tetap bersih dan rata melalui langkah pemolesan (dikenal sebagai planarization kimia-mekanis) sangat penting untuk hasil produksi yang baik.

TSMC SoIC dan Intel Foveros Direct

Dalam hal kepemimpinan hybrid bonding, platform System on Integrated Chips (SoIC) milik TSMC memimpin dalam hal volume. Pada Simposium Teknologi Amerika Utara 2026, perusahaan memaparkan peta jalan pitch yang bergerak dari 9 mikron pada 2023 menjadi 6 mikron pada 2025 dan 4,5 mikron pada 2029, dengan SoIC generasi kedua menambahkan bonding face-to-face di atas penumpukan face-to-back yang didukung generasi pertama. Peta jalan penumpukan node berjalan paralel, dari N3P-on-N4 saat ini menuju N2P-on-N2P pada 2028 dan A14-on-A14 pada 2029.

Dengan SoIC, tumpukan hybrid-bonded dibangun terlebih dahulu sebagai blok vertikal, kemudian ditempatkan ke dalam modul CoWoS bersama HBM pada interposer silikon, kombinasi yang disebut industri sebagai 3.5D. AMD MI300 adalah studi kasus referensi, menumpuk compute dan I/O die melalui hybrid bonding sebelum rakitan dipasang di CoWoS dengan memorinya. SoIC menangani kepadatan vertikal front-end; CoWoS menangani integrasi lateral back-end dengan memori.

Kapasitas perlahan tumbuh, dengan TSMC membangun situs Chiayi AP7 sebagai kampus pengemasan canggih terbesarnya. Output ditargetkan untuk 2026, dan analis di TrendForce memperkirakan kapasitas SoIC kira-kira berlipat ganda setiap tahun dari beberapa ribu wafer per bulan pada 2024. Pelanggan termasuk AMD, yang 3D V-Cache dan akselerator MI300-nya adalah produk SoIC volume pertama, serta CPU Fujitsu Monaka buatan Broadcom.

Sementara itu, implementasi hybrid bonding Intel, Foveros Direct, mencapai volume tinggi dengan Clearwater Forest, prosesor server Xeon 6+ yang dibangun di atas node 18A dan didemokan di MWC pada bulan Maret. Desainnya menggunakan pitch tembaga-ke-tembaga 9 mikron untuk menyambungkan compute dan I/O tile ke base tile yang bertindak sebagai interposer aktif, dan Intel telah mendeskripsikan generasi kedua yang menargetkan pitch 3 mikron. Untuk memungkinkan hal ini pada node logika mutakhir diperlukan varian proses khusus, 18A-PT, yang menambahkan through-silicon vias (TSV) dan dukungan bonding yang tidak dimiliki 18A standar. Pergeseran dari Foveros Intel sebelumnya, yang menggunakan solder microbumps di seluruh chiplet GPU Ponte Vecchio, ke bonding tembaga langsung adalah perubahan generasional yang kini terjadi di seluruh penawaran servernya.

Penundaan HBM yang Tak Terduga

Asumsi yang dipegang luas adalah bahwa HBM, DRAM bertumpuk yang berada di samping setiap akselerator AI, akan menjadi pasar hybrid bonding terbesar berdasarkan volume. Hal itu berubah pada bulan Januari ketika JEDEC menaikkan batas tinggi paket HBM dari 720 menjadi 775 mikron, dan ruang ekstra berarti tumpukan HBM4 16-tinggi dapat dirakit dengan microbump setelah semua. Dengan pitch pad HBM4 pada 10 mikron, laporan dari SemiEngineering mencatat bahwa beralih ke hybrid bonding pada pitch tersebut belum masuk akal secara ekonomi.

SK hynix telah merefleksikan logika itu dalam perencanaannya sendiri, dilaporkan tetap menggunakan advanced mass-reflow molded underfill untuk HBM4 16-tinggi sambil menjaga hybrid bonding sebagai cadangan dan terus memvalidasi sampel hybrid-bonded 12-tinggi untuk generasi berikutnya. Perusahaan mendemonstrasikan sampel HBM4 16-lapis di CES 2026, dibangun tanpa semua-hybrid bonding yang diperkirakan banyak pihak dibutuhkan generasi tersebut.

Hasilnya mendorong debut hybrid bonding di HBM menuju HBM4E dan HBM5, diperkirakan sekitar 2027 hingga akhir dekade ini, di mana tumpukan yang lebih tinggi dan pitch yang lebih rapat akhirnya membuat metode bonding lama kehabisan ruang. Sementara itu, para pembuat memori tetap membangun kapasitas pengemasan. SK hynix menginvestasikan $3,87 miliar di pabrik pengemasan canggih di Indiana, dengan produksi ditargetkan untuk 2028, dan Micron memulai pembangunan fasilitas pengemasan canggih HBM senilai $7 miliar di Singapura awal tahun lalu, dengan output diperkirakan sekitar 2027.

Pabrik-pabrik tersebut berukuran untuk volume yang pada akhirnya akan dibawa hybrid bonding, bahkan ketika generasi HBM4 pertama dikirim dengan interkoneksi yang lebih lama, yang berarti komitmen peralatan berjalan lebih cepat dari jadwal konfirmasi teknologi di memori. Samsung melakukan hal yang sama dari sisi memori. Keluarga pengemasan SAINT-nya mencakup SAINT-D, yang menumpuk DRAM langsung di atas die logika, dan perusahaan telah membahas desain HBM4 tanpa buffer yang menghilangkan base die terpisah, dengan die logika HBM kustom dilaporkan pindah ke proses foundry 2nm untuk sampel 2027. Di GTC pada bulan Maret, Samsung mengklaim hybrid bonding memotong resistansi termal lebih dari 20% dibandingkan bonding thermocompression.

Faktor lain yang memperlambat jadwal adalah kekayaan intelektual. Adeia, yang memegang portofolio besar paten bonding, menggugat AMD tahun lalu, menuduh hybrid bonding di balik 3D V-Cache melanggar 10 patennya. China mengejar teknik ini sebagai cara mengatasi kurangnya akses ke litografi mutakhir. Dengan SMIC terbatas pada produksi kelas 14nm dan terputus dari EUV generasi berikutnya, peneliti domestik telah mengidentifikasi 3D hybrid bonding sebagai rute menuju kinerja kompetitif dengan menumpuk logika dan DRAM yang lebih tua, dengan klaim publik bagian 14nm dipasangkan dengan DRAM domestik yang ditujukan menyaingi GPU yang jauh lebih baru. Mengingat ini China, klaim tersebut tetap klaim, dan tidak ada foundry yang mendemonstrasikan produksi massal logika-memori hybrid-bonded di China.

Perburuan Peralatan

Dalam hal peralatan, Applied Materials dan Besi, mitra peralatan hybrid-bonding sejak 2020, meluncurkan sistem bonding die-to-wafer Kinex akhir tahun lalu, disebut sebagai bonder hybrid die-to-wafer terintegrasi penuh pertama yang menggabungkan persiapan permukaan, bonding, dan metrologi. Applied Materials telah mengambil saham ekuitas di Besi, dan laporan dari bulan Maret menempatkan Besi di pusat minat akuisisi dari Lam Research dan Applied Materials, indikasi betapa pentingnya pasar alat bonding ketika adopsi logika meningkat dan adopsi memori ditahapkan di belakangnya.

Pelacakan analis menempatkan pendapatan hybrid-bonding Besi di jalur menuju sekitar €476 juta pada 2026, naik dari sekitar €36 juta pada 2023, dengan pesanan paruh kedua 2025 naik lebih dari 60% terhadap paruh pertama atas pemesanan awal lini produksi HBM4. Vendor alat pesaing bergerak bersama: ASMPT telah bermitra dengan EV Group pada hybrid bonding, dan SK hynix bekerja dengan Hanwha Semitech pada bonder yang menargetkan peluncuran HBM komersial pada 2027. Skala pembangunan peralatan ini menunjukkan dengan jelas bahwa industri memperlakukan hybrid bonding sebagai keniscayaan, bahkan di mana produk yang akan menggunakannya masih bertahun-tahun lagi.

Hybrid bonding sudah dalam produksi volume, tetapi kemampuannya melampaui adopsinya. TSMC menawarkan pitch 6 mikron sementara pelanggan terbaru yang diungkapkan mengirim pada 9; Intel mengirim pada 9 dengan 3 di peta jalan; dan pasar memori yang dimaksudkan untuk mengonsumsinya dalam jumlah besar telah membeli satu generasi lagi pada microbump. Dua hal akan menunjukkan ke mana arahnya — apakah ada produk logika terdepan yang turun di bawah 9 mikron dalam volume, dan apakah HBM4E menandai penggunaan nyata pertama hybrid bonding di memori sebelum akhir dekade ini.