Intel Patenkan Arsitektur HBM Baru XBM, Targetkan Biaya Lebih Murah

Telset.id – Intel mengajukan paten untuk arsitektur memori berkecepatan tinggi baru bernama Cross-Batch Memory (XBM) yang dirancang untuk mengatasi masalah biaya dan kemasan pada HBM konvensional. Paten yang dipublikasikan pada 2 Juli 2026 ini mengungkapkan pendekatan berbeda dari Intel untuk memecahkan hambatan memori pada akselerator AI.

Paten yang diajukan pada 26 Desember 2024 ini diperkenalkan oleh Underfox dan mendeskripsikan XBM sebagai “ultra-high-bandwidth memory with backend transistors”. Tujuan utamanya adalah menyamai ukuran fisik HBM4 namun dengan mengganti DRAM konvensional dan antarmuka ultra-wide-nya dengan transistor back-end-of-line (BEOL) dan tautan serial Universal Chiplet Interconnect Express (UCIe).

Arsitektur XBM menyusun tumpukan die memori, masing-masing berisi DRAM 1T1C (satu transistor, satu kapasitor) yang difabrikasi di BEOL. Die-die ini dihubungkan dengan through-silicon via (TSV) dan koneksi high-bandwidth interconnect (HBI) dua sisi. Intel mendeskripsikan setiap die memiliki kapasitas sekitar 1,5 gigabyte (GB), terdiri dari 768 “datablocks” yang diatur dalam grid 32×24, dikelompokkan menjadi delapan kanal dengan masing-masing delapan sub-kanal. Tumpukan ini bisa mencapai delapan lapis dan dapat diskalakan hingga 16 lapis. Data kemudian keluar dari tumpukan melalui bundel I/O UCIe yang berjalan pada 32 gigatransfers per detik (GT/s), dialirkan melalui base die.

Untuk memahami perubahan yang diusulkan Intel, penting untuk melihat cara kerja HBM standar. HBM menumpuk die DRAM secara vertikal di atas base die logika, menghubungkannya dengan TSV, dan berkomunikasi dengan prosesor melalui interposer silikon menggunakan antarmuka paralel yang sangat lebar—sekitar 1.024 bit per tumpukan. Lebar inilah yang memberikan bandwidth HBM, tetapi juga membuatnya mahal untuk dikemas dan sulit diskalakan, karena setiap kabel harus dirutekan melalui interposer di antara memori dan die komputasi.

Seiring akselerator AI melampaui kecepatan memori yang dapat memberi mereka makan, “memory wall” ini telah menjadi kendala dominan pada performa. Inilah sebabnya hampir setiap pembuat chip besar kini menyerang antarmuka dan tumpukan, bukan logikanya.

Perubahan besar pertama XBM bersifat struktural. Sel DRAM konvensional dibangun di front-end-of-line, lapisan silikon dasar tempat transistor biasanya difabrikasi. XBM memindahkan sel 1T1C ke back-end-of-line, tumpukan logam dan via di atas lapisan transistor, menggunakan thin-film transistors. Membangun memori di BEOL memungkinkan Intel mengemas die menjadi banyak blok memori kecil yang dapat dialamatkan secara independen. Ini adalah arah transistor backend yang sama yang telah ditempuh Intel untuk menempatkan memori langsung di atas logika.

Perubahan kedua adalah antarmuka. Alih-alih PHY paralel lebar HBM, XBM melakukan serialisasi data ke bundel UCIe pada 32 GT/s, dengan base die menangani langkah serialize/deserialize dan merutekan semua I/O ke die komputasi. Beralih ke interkoneksi chiplet standar inilah yang membuat desain ini “chiplet-native” dan, menurut Intel, lebih sederhana dan lebih murah untuk dikemas daripada tumpukan HBM yang terikat interposer. Konsekuensinya, 32 GT/s adalah kecepatan data tertinggi UCIe saat ini, sehingga antarmuka sudah berjalan di batas spesifikasi tanpa meninggalkan ruang yang jelas.

Intel juga sangat mengandalkan kemampuan perbaikan. Base die membawa kanal cadangan khusus, built-in self-repair (BISR), logika decode dan debug, serta empat sub-kanal array memori redundan yang bertindak sebagai cadangan untuk cacat di die di atasnya—perbaikan pasca-perakitan yang dirancang untuk mengembalikan hasil produksi pada tumpukan yang sangat tinggi.

Sebagian besar pengajuan paten tidak berfokus pada sel memori sama sekali, melainkan pada cara memasangnya. Intel merinci struktur memory-on-package (MoP) dan “reversed overhang” yang bertujuan memotong tinggi tumpukan (Z-height)—MoP konvensional dapat menambah 300 hingga 350 mikrometer (µm)—sambil menghilangkan stiffener yang biasanya diperlukan untuk mengontrol warpage dan memberi daya DRAM langsung dari regulator tegangan. Inilah dasar konkret untuk klaim “kemasan yang lebih kecil dan lebih murah”.

XBM tidak boleh disamakan dengan ZAM (Z-Angle Memory), arsitektur yang sedang dikembangkan Intel bersama anak perusahaan SoftBank, SAIMEMORY, dan akan dipresentasikan di VLSI Symposium 2026. Inovasi ZAM ada di sisi bonding—tumpukan sembilan lapis yang difusion-bonded dari DRAM yang sebagian besar konvensional dengan silikon setebal sekitar 3 µm di antara tingkatan—dan dilaporkan menargetkan sekitar dua kali kepadatan bandwidth HBM4, dengan komersialisasi ditargetkan pada 2029. Sebaliknya, XBM adalah pengajuan milik Intel sendiri yang mengubah transistor DRAM itu sendiri dan antarmuka.

Jika dibaca bersama, ini menunjukkan Intel menjalankan setidaknya dua alternatif HBM paralel, langkah yang tepat bagi perusahaan yang dimulai pada tahun 1968 sebagai pembuat memori. Peringatan pada arsitektur HBM yang diusulkan Intel adalah hal yang biasa untuk sebuah paten. Paten diajukan 18 bulan lalu, dan saat ini belum ada produk atau peta jalan, menandakan niat potensial daripada produk jadi. Antarmuka UCIe sudah berada di batas kecepatannya, DRAM transistor backend masih belum terbukti pada skala manufaktur, dan semuanya masih harus membenarkan dirinya sendiri terhadap HBM4E dan garis waktu ZAM Intel sendiri.

Bagi industri, paten ini menandakan bahwa Intel serius mencari alternatif untuk HBM konvensional yang saat ini mendominasi pasar akselerator AI. Jika berhasil diimplementasikan, XBM bisa menurunkan biaya sistem AI secara signifikan dengan menghilangkan kebutuhan interposer silikon yang mahal. Perusahaan seperti Fitur Terbaru dari kompetitor juga terus berinovasi di bidang memori AI, membuat persaingan semakin ketat.

Selain itu, Intel juga terus mengembangkan lini prosesornya. Prosesor Terbaru Intel Nova Lake disebut-sebut akan menantang dominasi AMD di segmen performa tinggi. Semua ini menunjukkan bahwa Intel sedang melakukan transformasi besar-besaran di berbagai lini bisnisnya.