Telset.id – AMD memastikan teknologi 3D V-Cache kembali ke lini prosesor data center melalui EPYC Venice-X yang dijadwalkan meluncur pada paruh kedua 2027. Chip ini membawa 96 core dan 1.152 MB L3 cache, setara EPYC 9684X (Genoa-X), tetapi dengan clock boost hingga 5,3 GHz, dukungan PCIe 6.0, dan bandwidth memori per-socket hampir empat kali lipat.
Kepastian ini menutup jeda empat tahun 3D V-Cache di segmen data center. AMD terakhir membawa teknologi tersebut lewat Genoa-X pada 2023, setelah sebelumnya memperkenalkannya di Milan-X pada 2022. Generasi Turin hadir tanpa chip dengan stacked SRAM, dan kini Venice-X mengembalikan kombinasi cache besar untuk beban kerja HPC (high performance computing).
Perubahan paling krusial pada Venice-X bukan pada lonjakan jumlah core atau kapasitas cache seperti pada jajaran SP7 standar. Menurut AMD, nilai utamanya terletak pada clock boost 5,3 GHz yang juga menjadi pilar prosesor Venice secara luas, dan frekuensi tinggi itu dinilai sangat menguntungkan untuk beban kerja HPC yang menjadi target Venice-X.
Frekuensi Tinggi dan Cache Besar dalam Satu CPU
Data tiga generasi chip EPYC berakhiran -X memperlihatkan pola yang konsisten. EPYC 7773X Milan-X memiliki 64 core/128 thread dengan base/boost 2,2/3,5 GHz, L3 cache 768 MB, dan TDP 280 W. EPYC 9684X Genoa-X menawarkan 96 core/192 thread, base/boost 2,55/3,7 GHz, L3 cache 1.152 MB, dan TDP 400 W. Sementara EPYC 9006X Venice-X membawa 96 core/192 thread, boost 5,3 GHz, L3 cache 1.152 MB, dengan TDP yang belum diungkap.
Sebagai perbandingan, Milan mampu naik hingga 4,1 GHz dan Genoa hingga 4,4 GHz, tetapi tidak pada chip berakhiran -X. Venice-X kini menyatukan frekuensi maksimum 5,3 GHz yang tersedia di seluruh jajaran dengan kumpulan L3 cache besar hasil bonded untuk beban kerja HPC.
AMD Fellow Phil Steinke menjelaskan alasan di balik pendekatan tersebut. Menurutnya, AMD saat ini memelihara dua jenis chip EPYC di armada HPC internalnya, yakni chip ber-3D V-Cache dan chip berfrekuensi tinggi, untuk menjalankan beban kerja EDA (electronic design automation).
“Saya menyebutkan bahwa kami memiliki campuran CPU berfrekuensi tinggi dan 3D V-Cache di data center kami, dan itu karena melalui Milan dan Genoa, chip berfrekuensi tinggi selalu sedikit lebih tinggi di sisi frekuensi,” ujar Steinke. “Anda tidak memiliki dikotomi itu [dengan Venice-X]. Anda bisa mendapatkan yang terbaik dari kedua dunia dalam satu CPU, dan inilah yang sangat kami nantikan untuk kami gunakan sendiri.”
Baca Juga:
Beban kerja terbesar di armada HPC AMD adalah function verification, yang menurut Steinke mencakup lebih dari separuh komputasi yang digunakan perusahaan. Beban kerja ini berupa simulasi logika yang muncul pada tools seperti Cadence Xcelium, dan tim EPYC menjalankannya “24 x 7 x 365”. Dengan 3D V-Cache, AMD menyebut beban kerja tersebut selesai 40% lebih cepat pada sekitar dua kali instructions per clock.
AMD tidak merinci chip mana yang dibandingkan atau aplikasi apa yang digunakan. Namun, perbandingan tersebut dilakukan antara armada EPYC dengan dan tanpa 3D V-Cache. Steinke menyatakan AMD kini dapat beralih ke satu chip dengan Venice-X, mempertahankan keunggulan cache pada beban kerja seperti functional verification sekaligus mendorong beban kerja EDA yang lebih sensitif terhadap frekuensi.
Untuk kebutuhan memori, AMD menyatakan saat ini menggunakan MEXT, teknologi flash-as-DRAM berbasis AI, guna memperbesar kapasitas memori bagi beban kerja EDA. Ketika Venice-X diterapkan, Steinke memastikan perusahaan akan tetap menggunakan MEXT.
Platform SP7 dan Bandwidth Memori 1,6 TB/s
Venice-X tampaknya menggunakan socket SP7, sejalan dengan chip EPYC berakhiran -X sebelumnya. Platform ini menyediakan 96 lane PCIe 6.0, sementara platform SP8 yang menyasar segmen enterprise menukar jalur memori dengan lane PCIe. Venice-X hadir dengan konfigurasi memori 16 channel penuh yang tersedia di SP7, termasuk dukungan MRDIMM berkecepatan 12.800 MT/s yang mampu menghadirkan bandwidth memori per-socket sebesar 1,6 TB/s.
Sejumlah detail Venice-X masih belum diungkap, termasuk base frequency, jumlah SKU dalam lineup beserta spesifikasinya, dan TDP, meski kisaran 400 hingga 600 W yang tersedia untuk CPU Venice lain kemungkinan berlaku. AMD juga belum membagikan benchmark untuk Venice-X.
Sebagai gambaran performa di keluarga Venice, AMD menyertakan benchmark HPC yang membandingkan EPYC 9686F berfrekuensi tinggi dengan Intel Xeon 6980P pada sejumlah beban kerja HPC seperti computational fluid dynamics. Dalam pengujian AMD, EPYC 9686F tercatat 1,6 kali lebih cepat pada benchmark tersebut meski berjalan dengan 32 core lebih sedikit.
Pada pengujian independen, EPYC 9686F bersama EPYC 9996 dense diuji dalam konfigurasi 2P. CloverLeaf, yang sensitif terhadap latensi, diselesaikan konfigurasi 2P EPYC 9686F dalam sekitar sepertiga waktu yang dibutuhkan satu Xeon 6980P untuk simulasi hidrodinamika kompleks. Pembahasan lebih lengkap tersedia di EPYC 9006 Venice.
Jadwal peluncuran menempatkan Venice-X pada paruh kedua 2027, sementara CPU Venice dengan platform SP7 dan SP8 sudah bergulir sekarang. Pada paruh kedua tahun yang sama, AMD juga menyiapkan Verano yang diposisikan sebagai AI host node dengan memori SOCAMM2 LPDDR5X. Informasi lain seputar jajaran prosesor ini bisa ditelusuri melalui Venice 9996.
Dengan Venice-X, pengguna beban kerja HPC di data center tidak lagi harus memilih antara frekuensi tinggi dan cache bertumpuk dalam satu socket. Kombinasi 5,3 GHz dan 1.152 MB L3 cache dalam satu CPU menjadi pembeda utama yang ditawarkan AMD untuk segmen yang selama dua generasi terpaksa memisahkan keduanya.
Komentar
Belum ada komentar.