Telset.id – TSMC akhirnya mengonfirmasi rencana penggunaan mesin litografi High-NA EUV untuk produksi massal pada tahun 2030. Keputusan ini menandai perubahan strategi besar bagi raksasa semikonduktor Taiwan tersebut, yang selama bertahun-tahun menghindari komentar publik mengenai adopsi teknologi litografi canggih buatan ASML ini.
Konfirmasi tersebut disampaikan langsung oleh TSMC pekan ini. Perusahaan yang memasok chip untuk Apple, Nvidia, dan Qualcomm ini sebelumnya dinilai enggan menggunakan mesin High-NA EUV yang harganya mencapai USD 400 juta atau sekitar Rp 6,4 triliun per unit. Para pengembang TSMC meyakini mereka masih bisa memajukan teknologi proses tanpa harus bergantung pada mesin semahal itu. Namun, keterbatasan litografi Low-NA EUV pada akhirnya memaksa TSMC untuk beralih.
Keputusan TSMC ini memiliki implikasi besar bagi industri semikonduktor global. Sebagai salah satu pemimpin foundry terbesar dunia, langkah TSMC akan menentukan arah adopsi teknologi High-NA EUV secara luas. Hal ini juga berdampak pada persaingan dengan Intel yang telah lebih dulu menggunakan teknologi tersebut.
Rencana Adopsi Bertahap
TSMC tidak secara resmi mengungkapkan teknologi fabrikasi mana yang akan menjadi yang pertama mengadopsi High-NA EUV. Namun, tahun 2030 mengarah pada beberapa kandidat kuat. Berdasarkan peta jalan TSMC, node A10 atau A11 (kelas 1/1.1nm) menjadi kandidat terkuat untuk menggunakan mesin High-NA EUV pada lapisan paling kritis.
Yang menarik, TSMC menyatakan akan memulai produksi massal dengan High-NA EUV pada 2030 menggunakan photomask konvensional 6×6 inci. Setelah itu, perusahaan berencana membangun jalur percontohan yang menggunakan photomask 6×12 inci pada 2031. Target berikutnya adalah membawa sistem litografi High-NA dengan photomask 6×12 inci ke produksi node canggih pada 2033.
TSMC juga mengungkapkan bahwa jumlah lapisan yang diproses menggunakan High-NA EUV akan terus meningkat seiring kompleksitas teknologi fabrikasi. Hal ini didorong oleh meningkatnya kompleksitas arsitektur transistor, yang kemungkinan mengarah pada implementasi transistor gate-all-around (GAA) yang lebih canggih serta complementary field-effect transistors (CFET) di kemudian hari.
Keunggulan Teknis dan Tantangan
Mesin High-NA EUV menawarkan resolusi single-exposure 8nm, jauh lebih baik dibandingkan resolusi 13nm yang dimiliki sistem Low-NA EUV saat ini. Namun, ada tantangan signifikan: ketika digunakan dengan photomask konvensional 6×6 inci, mesin High-NA EUV hanya memiliki setengah exposure field dibandingkan Low-NA EUV.
Kondisi ini menciptakan tantangan bagi pembuatan chip dengan die sangat besar. Produsen chip yang membangun akselerator AI raksasa harus memilih antara menyatukan beberapa exposure field atau mengadopsi desain multi-chiplet. Kedua pendekatan ini memiliki tantangan tersendiri, seperti produktivitas alat dan konsumsi daya.
Untuk mengatasi keterbatasan photomask 6×6 inci, TSMC bekerja sama dengan ASML untuk mempersiapkan transisi ke photomask 6×12 inci. Perubahan ukuran photomask bukanlah upaya sepele karena membutuhkan perubahan menyeluruh dari perangkat lunak EDA hingga alat yang memproduksi dan menulis mask serta sistem yang menanganinya. Ini berarti seluruh industri harus bekerja sama untuk perubahan besar ini.
Dukungan ASML dan Industri
ASML optimistis terhadap transisi ini karena didukung tidak hanya oleh Intel dan TSMC, tetapi juga Samsung. Presiden dan CEO ASML, Christophe Fouquet, menyatakan keyakinannya terhadap adopsi bertahap teknologi High-NA EUV.
“Kami memperkirakan adopsi High NA EUV akan meningkat secara progresif sepanjang peta jalan penskalaan perangkat, pertama menggunakan mask 6 inci saat ini dan kemudian didukung lebih lanjut oleh mask 12 inci, yang memungkinkan produktivitas scanner lebih besar dan memungkinkan industri memenuhi permintaan chip yang lebih kecil, lebih cepat, dan lebih hemat energi,” ujar Christophe Fouquet.
Ia juga menyampaikan apresiasi atas dukungan awal yang kuat dari produsen semikonduktor, pemasok mask, dan mitra untuk inisiatif ini.
Peta Jalan Node TSMC
Strategi terbaru TSMC memisahkan peta jalan menjadi node berorientasi klien tahunan (N2, N2P, N2X, A14, A13) dan node performa tinggi yang dirilis sekitar dua tahunan (A16 pada 2027, kemudian A12 pada 2029). Perusahaan telah mengonfirmasi bahwa A12 dan A13 yang hadir pada 2029 akan terus mengandalkan litografi EUV konvensional.
A13 merupakan optical shrink dari A14 yang hanya meningkatkan kepadatan transistor sebesar 6%, dengan peningkatan performa dan efisiensi daya yang belum diumumkan. Penerus A13 pada 2030 kemungkinan harus memberikan peningkatan yang jauh lebih substansial. Karena itu, wajar jika penerus A13—baik disebut A11 atau A10—diperkirakan akan mengadopsi litografi yang lebih canggih dan/atau transistor nanosheet GAA generasi ketiga TSMC untuk menghadirkan kepadatan transistor yang lebih tinggi serta peningkatan performa dan daya yang signifikan.
Keputusan TSMC untuk mengadopsi High-NA EUV ini juga berdampak pada harga chip secara keseluruhan. Sebelumnya, Harga Chip TSMC telah dikabarkan naik 5-10 persen, dan biaya produksi dengan mesin baru yang mahal ini berpotensi mempengaruhi harga chip di masa depan.
Baca Juga:
Dampak bagi Industri
Keputusan TSMC untuk mengadopsi High-NA EUV memiliki konsekuensi luas bagi ekosistem semikonduktor. Perubahan ke photomask 6×12 inci membutuhkan kolaborasi seluruh rantai pasokan, termasuk pengembang EDA, produsen mask, dan pemasok peralatan. Dukungan Intel, TSMC, dan Samsung memberikan sinyal kuat bahwa industri siap bergerak bersama.
Bagi konsumen, adopsi High-NA EUV pada akhirnya akan menghasilkan chip yang lebih kecil, lebih cepat, dan lebih hemat energi. Namun, biaya mesin yang sangat mahal kemungkinan akan diteruskan ke harga chip, yang pada gilirannya berdampak pada harga perangkat elektronik seperti smartphone dan komputer.
TSMC juga tengah menghadapi tekanan dari berbagai arah. Permintaan peralatan fabrikasi yang meningkat, krisis DRAM yang sempat menahan stok chip, serta kenaikan harga komponen menjadi tantangan tersendiri bagi perusahaan. Sementara itu, adopsi teknologi baru seperti hybrid bonding juga terus dikejar untuk mendukung kebutuhan komputasi AI yang semakin besar.
Dengan konfirmasi jadwal 2030 ini, TSMC memberikan kepastian bagi ekosistem semikonduktor untuk mempersiapkan transisi teknologi. Langkah ini sekaligus menunjukkan bahwa meskipun sempat menunda, TSMC tidak bisa selamanya mengandalkan teknologi Low-NA EUV untuk menjaga posisinya sebagai pemimpin foundry global.
Komentar
Belum ada komentar.