Telset.id – China terus mendorong kemampuan litografi deep ultraviolet (DUV) untuk memproduksi chip canggih tanpa akses ke mesin extreme ultraviolet (EUV) ASML. Meski pendekatan ini terbukti membuahkan hasil, para ahli menilai ada batas ekonomi yang tidak bisa dilampaui tanpa EUV, terutama saat industri bergerak ke node 3nm dan 2nm.
Kontrol ekspor membuat mesin litografi EUV paling canggih milik ASML tidak bisa masuk ke China. Alih-alih menyerah, industri pembuatan chip China mengandalkan mesin litografi DUV yang kemampuannya lebih rendah. Dengan menggunakan multiple patterning atau beberapa kali eksposur pada lapisan chip kritis, mesin-mesin lama ini masih mampu menghasilkan silikon berperforma tinggi.
Namun, semakin banyak pola yang diterapkan, semakin besar peluang munculnya cacat, waktu produksi makin panjang, dan biaya yang dikeluarkan ikut membengkak. Inilah yang menjadi inti persoalan yang diungkap para pakar litografi dalam wawancara dengan Tom’s Hardware Premium, seperti dikutip dalam laporan tersebut.
Selama bertahun-tahun, litografi EUV dipandang sebagai titik tersendat terbesar China dalam upaya membangun chip mutakhir. Mesin buatan produsen Belanda ASML ini menggunakan cahaya dengan panjang gelombang 13,5nm untuk mencetak fitur paling rumit pada prosesor modern. Penjualan sistem EUV ASML tunduk pada pembatasan ekspor, sehingga memaksa produsen China memeras kemampuan maksimal dari litografi DUV yang lebih tua.
Harga Ekonomis Multiple Patterning
Kunci dari strategi ini adalah multiple patterning. Alih-alih mencoba mencetak lapisan chip yang sangat rumit dalam satu kali proses, produsen China membagi desain kompleks menjadi beberapa pola yang lebih sederhana. Mengulang proses ini cukup sering memungkinkan mereka mengukir sesuatu yang mendekati lapisan yang dimaksud.
Menurut Chris Mack, co-founder dan CTO perusahaan semikonduktor Fractilia, pertanyaan apakah sebuah chip bisa dibuat tanpa EUV mengabaikan kompromi yang harus diambil produsen. “Ketika transisi ini pertama kali dimulai, anggapan umum di industri adalah dari sisi biaya, tiga eksposur pada alat imersi 193 setara dengan satu eksposur pada alat EUV,” kata Mack.
“Pada angka tiga, hasilnya kurang lebih imbang. Tapi begitu Anda mencapai empat mask — empat mask 193 digantikan oleh satu mask EUV — maka EUV menjadi lebih hemat biaya,” jelas Mack. EUV juga kemungkinan menghasilkan produk berkualitas lebih tinggi dengan cacat lebih sedikit.
Setiap kali wafer dipola, pola baru harus sejajar sempurna dengan semua yang sudah terukir di bawahnya. Semakin banyak eksposur individual yang dibutuhkan untuk menghasilkan satu lapisan, semakin besar peluang terjadi kesalahan. “Jika Anda punya, misalnya, empat mask 193, Anda punya semua overlay berbeda itu, dan semua variasi proses yang mulai menumpuk,” ujar Mack.
Desainer chip dapat mencoba menghindarinya dengan menyisakan lebih banyak ruang di sekitar fitur agar prosesor dapat diproduksi secara andal. Namun itu berarti chip menjadi lebih besar, dan chip yang lebih besar cepat menjadi mahal. Membuat setiap die lebih besar berarti lebih sedikit yang muat di setiap wafer, sementara wafer sendiri berharga mahal — puluhan ribu dolar per keping.
“Anda tidak menjual wafer, Anda menjual die,” kata Mack. “Pertanyaannya adalah: berapa banyak die yang bisa saya muat ke wafer itu, berapa banyak yang lolos yield, dan karena itu berapa banyak chip yang bisa saya jual per wafer?”
Baca Juga:
Bukti nyata soal celah efisiensi ini terlihat pada chip memori, bukan chip logika. Dalam laporan Juni, Morgan Stanley memperkirakan produsen DRAM China CXMT hanya memproduksi sekitar sepertiga bit per wafer dibanding kompetitor Barat. Analis menilai node proses lama hanya menyumbang sekitar sepertiga dari kekurangan itu, tetapi menyebut akses ke litografi sebagai “batas keras” bagi pengembangan memori China.
“Untuk chip logika canggih, secara teori mungkin ada inovasi lain untuk mengakali EUV, tetapi kemungkinan besar tidak akan sangat efisien dan efektif,” kata Douglas Fuller, peneliti di Copenhagen Business School. Itulah sebabnya klaim bahwa China telah mencapai “node” proses semikonduktor tertentu perlu disikapi hati-hati.
“Jika seseorang mengatakan ini node X — node tujuh nanometer, node lima nanometer, node tiga nanometer — kata-kata itu hampir tidak bermakna,” ujar Mack. Hal ini terlihat pada chip terbaru SMIC. Laporan menunjukkan proses N+3 mereka merepresentasikan kemajuan berarti menuju manufaktur kelas 5nm, tetapi pengukuran aktual menunjukkan skalanya masih jauh lebih kecil dibanding proses 5nm mapan dari Samsung dan TSMC.
Seberapa Jauh DUV Bisa Diperas
Micron menjadi contoh seberapa jauh DUV dapat direntangkan, dengan memproduksi chip DRAM kompetitif menggunakan DUV, multiple patterning, dan kontrol proses yang ketat. Generasi chip 1-alpha mereka dikembangkan tanpa EUV. “Mereka mendorong 193 lebih jauh daripada produsen memori lainnya,” kata Mack. “Mereka mampu membuat chip yang sangat kompetitif dengan 100% 193 dibandingkan Samsung dan Hynix yang membuatnya dengan banyak lapisan EUV.”
Morgan Stanley meyakini langkah CXMT menuju DRAM 1-alpha — yang ingin digunakan untuk HBM3e — dapat dicapai tanpa akses ke EUV, dengan Micron sebagai buktinya. Bahkan, “pada akhir dekade ini, advanced packaging akan memungkinkan perusahaan menggunakan DUV untuk memproduksi generasi terbaru DRAM,” ujar Fuller.
Micron juga merancang produknya mengikuti teknologi manufaktur yang tersedia, bukan sekadar mencoba meniru proses EUV pada peralatan lama — pelajaran yang bisa berguna bagi produsen China. “Jika seluruh ekosistem imersi 193 tersedia bagi China, maka mereka mungkin bisa melangkah jauh dengan multiple patterning 193, terutama jika mereka mengoptimalkan desain untuk itu,” jelas Mack.
Namun Micron memproduksi memori, yang strukturnya sangat berulang sehingga koordinasi antara desain chip dan manufaktur lebih mudah dibanding prosesor logika yang jauh lebih rumit di ponsel dan komputer. “Memori jauh lebih mudah daripada logika,” kata Mack. Bahkan Micron pada akhirnya menyimpulkan bahwa EUV layak digunakan. Proses DRAM 1-gamma terbarunya memakai litografi EUV, dengan Micron menyebut teknologi itu membantunya mencapai kepadatan bit per wafer lebih dari 30% lebih tinggi dibanding generasi 1-beta sebelumnya.
EUV pun bukan tongkat ajaib. Mack menyoroti stochastic effects — variasi acak kecil akibat sedikitnya jumlah foton dalam satu eksposur — yang membuat produsen dapat meningkatkan kontrol pola dengan menaikkan dosis eksposur EUV. Namun itu juga mendorong biaya naik kembali dengan cepat. Karena itu, Mack meyakini ada batas pada seberapa jauh multiple patterning dapat secara ekonomis menggantikan EUV.
“Saya akan sulit percaya bahwa node tiga nanometer atau dua nanometer akan layak secara ekonomi tanpa EUV,” ujarnya. Itu tidak berarti produsen chip China langsung menabrak dinding teknologi dan berhenti. Mereka bisa terus mendorong DUV sambil menerima die lebih besar, yield lebih buruk, waktu produksi lebih lama — atau kombinasi ketiganya. Mereka juga bisa mengerahkan kapasitas dan uang untuk sebagian masalah itu.
Morgan Stanley memperkirakan CXMT tetap tertahan pada proses 1-alpha tanpa EUV, namun tetap meningkatkan pangsa pasokan bit DRAM globalnya dari 14% pada 2026 menjadi 16% pada 2028 hanya dengan membangun kapasitas greenfield lebih banyak. Bank itu juga memperkirakan kemandirian chip AI China naik dari 42% pada 2025 menjadi 70% pada 2030 melalui kapasitas advanced-node baru, perbaikan yield, dan dukungan negara yang besar — sementara EUV, HBM, dan perangkat lunak canggih tetap menyisakan celah.
Tanpa EUV, para ahli menilai China hanya bisa menempuh sebagian jalan untuk menjembatani kesenjangan dengan Barat. “Saya akan sulit percaya,” kata Mack, “bahwa node tiga nanometer atau dua nanometer akan layak secara ekonomi tanpa EUV.”
Bagi industri, pernyataan Mack itu menegaskan bahwa meski China telah membuktikan DUV masih bisa diperas, batas ekonomi multiple patterning tetap menjadi penentu seberapa jauh ambisi chip mereka bisa berjalan. Upaya China membangun kapasitas dan mengoptimalkan desain memang terus berlanjut, seiring langkah serupa di sektor lain seperti yang terlihat pada peluncuran di China yang menunjukkan ekspansi teknologi Negeri Tirai Bambu di berbagai lini.
[IMAGE: https://cdn.mos.cms.futurecdn.net/ZdNHVUmd5uG5inBMbnkzDU.webp | Alt: “Chip Wafer Close up” | Caption: “Wafer semikonduktor menjadi medan tempur efisiensi produksi chip China tanpa EUV.”]
Komentar
Belum ada komentar.