Telset.id – SK hynix memastikan teknologi hybrid bonding belum akan diterapkan pada memori generasi HBM4E. Keputusan ini mendorong transisi teknik pengemasan memori yang paling dinantikan industri untuk bergeser ke generasi HBM5 paling cepat.
Jaesik Lee, VP of package engineering di SK hynix America, menyampaikan hal tersebut dalam presentasi di ajang Hot Chips 2026 pada 23 Agustus. Pernyataan ini menjadi penegasan resmi dari vendor memori asal Korea Selatan itu mengenai peta jalan adopsi hybrid bonding untuk produk High Bandwidth Memory (HBM) mereka.
Menurut Lee, masalah utamanya adalah kubus HBM dibatasi ketebalan total maksimal 775 mikron. Angka ini merupakan standar ketebalan wafer logika 300mm. Imbasnya, setiap penambahan lapisan DRAM harus berasal dari die yang lebih tipis dan celah antar lapisan yang lebih sempit.
Batas 775 Mikron dan Tantangan Termal HBM
Standar JEDEC untuk HBM4 memang menaikkan batas ketebalan paket dari 720 mikron yang berlaku hingga HBM3E menjadi 775 mikron. Kebijakan ini sejatinya sempat meredakan tekanan untuk mengadopsi hybrid bonding. Namun, batas fisik tetap menjadi kendala utama.
Ketika paket GPU dipasang cold plate, baik die logika maupun tumpukan memori harus digiling hingga memperlihatkan silikon murni. Karena wafer logika memiliki ketebalan 775 mikron, kubus memori yang lebih tinggi akan menonjol di samping prosesor.
“Itulah batas yang bisa kami capai, karena ketebalan wafer logika juga 775 mikron,” ujar Lee.
SK hynix mencatat beban termal HBM kini 2,2 kali lebih tinggi dibandingkan generasi-generasi sebelumnya. Kondisi ini diperparah oleh kecepatan pin yang naik dari 1 Gbps pada HBM awal menjadi 8 Gbps pada HBM4, yang memusatkan lebih banyak daya di area yang sama. Sementara itu, jumlah tumpukan berlipat ganda setiap dua generasi.
Pada HBM4 generasi 16-Hi yang kini dalam proses kualifikasi pelanggan, kapasitasnya mencapai 48GB per kubus. Sementara varian 12-Hi sudah memasuki produksi massal. Untuk mencapai 16 lapisan, SK hynix menipiskan die inti hingga sekitar 50 mikron dan memangkas celah antar lapisan hingga setengahnya dibandingkan 12-Hi.
Proses mass reflow-molded underfill (MR-MUF) yang menjadi andalan SK hynix harus bekerja ekstra. Metode yang menumpuk semua die via pick-and-place lalu menyatukannya dalam satu reflow ini menghadapi tantangan utama: mengisi celah yang menyusut setengahnya sambil mengendalikan warpage pada die di bawah 50 mikron.
Hybrid Bonding Terus Mundur
Samsung sebenarnya sudah berkomitmen menggunakan hybrid bonding untuk HBM4 sejak Mei tahun lalu. SK hynix sendiri memposisikan teknik copper-to-copper tersebut sebagai cadangan di belakang MR-MUF yang lebih matang.
Relaksasi ketebalan dari JEDEC kemudian menghilangkan kebutuhan mendesak untuk beralih. Industri kini bahkan membahas kemungkinan menaikkan batas menjadi 825 hingga 900 mikron untuk tumpukan 20-Hi, yang bakal semakin menunda adopsi hybrid bonding.
Sebelumnya pada Maret, muncul klaim dari sumber industri bahwa SK hynix telah menempatkan pesanan produksi massal pertama untuk peralatan hybrid bonding. Sistem inline tunggal yang menggabungkan peralatan Applied Materials dan Besi itu diperkirakan bernilai sekitar 20 miliar won (sekitar Rp 240 miliar). Counterpoint Research memperkirakan teknik ini baru memasuki produksi HBM skala penuh pada HBM5 sekitar 2029 hingga 2030.
Dalam peta jalan yang dipresentasikan, hybrid bonding masih berada pada tahap riset untuk tumpukan 20 lapis ke atas. SK hynix pun belum memutuskan produk mana yang pertama kali menggunakannya. Lee tidak menyebutkan generasi target, tetapi dengan mencoret HBM4E, slot paling awal adalah HBM5.
Teknik ini menyatukan bantalan tembaga datar dan permukaan oksida pada suhu ruangan, lalu mengandalkan ekspansi termal tembaga selama proses curing untuk membentuk ikatan. “Ini proses yang sangat sederhana, tetapi pada kenyataannya sangat menantang,” kata Lee. “Kami berbicara tentang 16 lapis dan 20 lapis yang perlu dibuat dengan hybrid bonding, sangat berbeda dari penumpukan satu lapis.”
Keunggulan hybrid bonding tetap signifikan. Menghilangkan micro-bumps memungkinkan die inti tumbuh hingga 24% lebih tebal pada 20-Hi, memangkas resistansi termal sekitar 35% dibandingkan MR-MUF pada ketinggian tersebut, dan menurunkan bump pitch di bawah 18 mikron. Sebagai perbandingan, MR-MUF saat ini berada di angka 30 mikron.
Pada bump pitch HBM4 saat ini, micro-bumps konvensional masih berfungsi baik. Setiap kali JEDEC menaikkan batas ketebalan, MR-MUF tetap viable untuk satu generasi berikutnya.
Baca Juga:
Adapun arsitektur iHBM yang diperkenalkan SK hynix pada Mei lalu mengandalkan blok konduktif termal dan isolasi elektrik yang ditanam di wilayah PHY die-to-die pada base die. Area ini merupakan hotspot antarmuka dengan kepadatan daya tertinggi. Klaimnya, resistansi termal bisa turun lebih dari 30%.
Lee membandingkan pendekatan ini langsung dengan Heat Path Block milik Samsung yang mengalirkan panas keluar dari tumpukan melalui pilar khusus, serta desain ulang sirkuit base die dari Micron yang mengklaim efisiensi energi lebih baik 20%. Ketiganya adalah klaim vendor yang diukur dengan metrik berbeda.
Desain SK hynix dan Samsung sama-sama dijadwalkan untuk HBM5, dengan produksi massal diperkirakan belum akan terjadi sebelum 2028. Karena blok iHBM berada di dalam paket berdampingan dengan D2D PHY, teknologi ini membutuhkan optimasi bersama dengan desain pelanggan. Lee menegaskan, iHBM tidak bisa diterapkan pada generasi yang sudah dalam tahap desain.
“Ini opsi bagus yang bisa kami lakukan, tetapi ini bukan sesuatu yang bisa kami terapkan pada generasi yang sudah kami desain,” jelasnya.
Dalam sesi tanya jawab, Tanj Bennett dari SemiAnalysis mengangkat kekhawatiran bahwa tumpukan yang semakin tinggi justru mengurangi throughput silikon itu sendiri. DRAM yang beroperasi di level sel mampu mengirimkan sekitar 20 TB/s per sentimeter persegi. Namun tumpukan 20-Hi hanya mencapai sekitar 4 TB/s, dan HBM memakan kapasitas manufaktur jauh lebih besar dibandingkan DDR5 atau LPDDR setara.
“Saat mencapai 20 lapis, kecepatan rata-rata memori itu lebih lambat dari DDR5. Mengapa lebih baik menggunakan ketinggian tumpukan HBM daripada menempatkan memori murah secara cerdas di sekitarnya?” tanya Bennett.
Lee menjawab bahwa beban kerja training membutuhkan bandwidth dan kapasitas sekaligus. Untuk inference, ia menambahkan bahwa solusinya mungkin membagi dua: menjaga KV cache di memori bandwidth tinggi sambil memindahkan beban lain ke LPDDR. Pemisahan ini sudah ada di produk seperti platform Vera Rubin milik Nvidia yang menggabungkan LPDDR5X dengan HBM4 melalui NVLink-C2C. Spesifikasi High Bandwidth Flash yang dikembangkan bersama Sandisk juga memperluas ide tiering ke NAND.
“Itulah jenis pertanyaan yang perlu kami lihat juga di masa depan,” kata Lee mengenai pendekatan berjenjang tersebut.
SK hynix saat ini memegang sekitar 70% pesanan HBM Nvidia untuk generasi Vera Rubin, berdasarkan laporan Januari lalu. Seluruh pesanan tersebut akan ditumpuk dengan MR-MUF. Keputusan produk mana yang pertama kali beralih dari MR-MUF, menurut Lee, belum ditentukan perusahaan.
[CONTENT_END]
Komentar
Belum ada komentar.